# 19日本国特許庁(JP)

⑩ 特許出願公開

# ® 公 開 特 許 公 報 (A) 平1-223700

@Int. Cl.⁴

識別記号

庁内整理番号

⑩公開 平成1年(1989)9月6日

G 11 C 29/00

302

7737-5B

審査請求 未請求 請求項の数 3 (全11頁)

**9**発明の名称 半導体記憶装置

②特 頤 昭63-48480

②出 頭 昭63(1988)3月1日

⑩発明者 大田

達 之

東京都青梅市今井2326番地 株式会社日立製作所デバイス

開発センタ内

⑪出 顋 人 株式会社日立製作所

東京都千代田区神田駿河台4丁目6番地

邳代 理 人 弁理士 徳若 光政

明相 1

発明の名称
 半導体記憶装置

### 2. 特許請求の範囲

- 1. 所定の制御信号に従って選択的に有効とされるECC回路を具備することを特徴とする半導体記憶装置。
- 2. 上記 E C C 回路は、所定の試験動作時において選択的に有効又は無効とされ、上記半導体記憶装置は、上記試験動作の結果に従って選択的に割り当てられる冗長回路を含むものであって、上記冗長回路は、上記 E C C 回路が有効とされるとき検出される確容に対し優先的に割り当てられるものであることを特徴とする特許請求の範囲第1項記載の半導体記憶装置。
- 3. 上記半導体記憶装置は、第1の入力データが 格納される第1のメモリエリアと、上記第1の 入力データに対応して形成されるECCチェッ クピット又は第2の入力データが選択的に格納 される第2のメモリエリアとを有するメモリア

レイを含むものであって、上記ECC回路は、 上記第2のメモリエリアに上記BCCチェック ピットが格納されるとき有効とされ、上記第2 の入力データが格納されるとき無効とされるも のであることを特徴とする特許請求の範囲第1 項記載の半導体記憶装置。

## 3. 発明の詳細な説明

# (産業上の利用分野)

この発明は、半導体記憶装置に関するもので、 例えば、ECC(Error Correcting Code : 誤り訂正符合)回路を内蔵するダイナミック型 R AM(ランダムアクセスメモリ)等に利用して特 に有効な技術に関するものである。

### (従来の技術)

所定のアルゴリズムに従って形成されるチェックピットを付加することで、伝達されるデータの 誤りを検出・訂正するECC方式がある。また、 格納される記憶データに対して、上記のようなチェックピットを付加するダイナミック型RAM等 の半導体記憶装置がある。これらの半導体記憶装

## 特閒平1-223700(2)

う効果もあるが、他方において機能は験の的破性

を欠き、半導体配修装置の信頼性を低下させる原

一方、ECC回路を内蔵する半導体記憶装置で

なる関係を満足するようなCピットのECCチェ

ックピットが付加される。また、上記半導体記憶

装置のメモリアレイには、記憶データを格納する メモリエリアに加えて、上記にピットのECCチ

は、入力データのピット数をmとするとき、

選は、書き込み動作時に書き込みデータに対応したチェックピットを形成し、また読み出し動作時に読み出しデータの正常性をチェックしその誤りを訂正するECC回路を内蔵する。

ECC回路を内蔵する半導体記憶装置については、例えば、特開昭 5 8 - 2 1 5 7 9 7 号公報等に記載されている。

#### (発明が解決しようとする課題)

上記に記載されるようなECC回路を内蔵する 半導体記憶装置は、次のような二つの問題点を持 つ。すなわち、これらの半導体記憶装置では、E CC回路が常に動作状態とされ、読み出しデータ に対するチェックと誤り訂正が自律的に行われる。 したがって、例えば特定のメモリセルに断線等の なおが生じ、読み出しデータに1ピットト級のが発 生しても、その誤りは半導体記憶装置の内部工程で 機能試験を行ったとしても、このような1ピット 機物を検出することはできない。このことは、結 果的に半導体記憶装置の歩留りを向上できるとい

ェックピットを格納するためのメモリエリアが別 途用窓される。ここで、記憶デークのピット数を 例えば32ピットとするとき、必要な ECCチェックピットのピット数は、単一級り訂正方式を採る場合で6ピット、単一級り訂正・二重級り検出 方式を採る場合で7ピットとなり、その分メモリアレイのハードウェア量が増大する。ECC回路を内蔵する従来の半導体記憶装置において、チェ

and the second s

因となる。

 $m + c \le 2^{c} - 1$ 

また意図的にアクセスすることもできない。この ことは、システムの柔軟性を損ない、また効率的 な故障診断処理を妨げる原因となる。

この発明の目的は、 E C C 回路を内蔵する半導体記憶装置の機能試験や故障診断処理を的確かつ 効率的に行うことにある。この発明の他の目的は、 E C C 回路を内蔵する半導体記憶装置を含むシステムの柔軟性を高めることにある。

この発明の前記ならびにその他の目的と新規な 特徴は、この明細書の記述及び添付図面から明ら かになるであろう。

#### (課題を解決するための手段)

本題において期示される発明のうち代表的なものの概要を簡単に説明すれば、下記の通りである。 すなわち、半導体記憶装置に内蔵されるECC回 路を、所定の制御信号に従って選択的に有効又は 無効とし、またECC回路が無効とされるとき、 メモリアレイのECCチェックピット格納用のメ モリエリアを任意にアクセスできるようにするも のである。

### (作 用)

上記した手段によれば、ECC回路を内蔵する 半導体記憶装置の機能試験を的確にかつ効率的に 実施できるとともに、このような半導体記憶装置 を含むシステムの柔軟性を高め、その故障診断処 理を効率良く行うことができる。

ックピットを格納するためのメモリエリアは、E

CC機能が必要とされない場合でも他用できず、

#### (実施例)

第2図には、この発明が適用されたダイナミック型RAMの一実施例のブロック図が示されている。同図の各ブロックを構成する回路素子は、公知の半導体集積回路の製造技術によって、特に制限されないが、単結晶シリコンのような1個の半導体基板上において形成される。

この実施例のダイナミック型RAMは、特に制限されないが、ディジタル処理装置のメモリユニットを構成する。このメモリユニットは、図示されないメモリ制御ユニット及びシステムバスを介して、中央処理装置CPUに結合される。ダイナミック型RAMは、ECC回路を内蔵する。ECC回路は、後述するように、チェックピット生成

回路CCやシンドローム生成回路SC及びデータ AT正回路 D C 等を含む。この実施例において、ダ イナミック型RAMに入出力されるデータは、特 に制限されないが、32ピット構成とされる。ま た、ECC回路は、単一級り訂正・二重級り検出 方式とされ、上記人出力データには、 7 ピットの チェックピットが付加される。つまり、メモリア レイMARYの各アドレスに格納される記憶デー 夕は、合計39ピット構成とされる。読み出し動 作時、データに検出された1ピットの誤りは、E C C 回路によって検出・訂正されるが、2 ピット の誤りは、検出されるのみで訂正されない。特に 制限されないが、読み出しデータに1ピット又は 2ピットの誤りが検出されたとき、ダイナミック 型RAMは、ロウレベルの誤り検出信号EDをメ モリ制御ユニットに送出する。

この実施例のダイナミック型RAMにおいて、 上記ECC回路は、特に制限されないが、ECC 制御信号ECMがハイレベルとされるとき、選択 的に有効とされる。このとき、ECC回路は、外

と冗長相補データ線及び上記ワード線及び相補データ線と冗長ワード線及び冗長相補データ線との交点に配置される複数のメモリセルを含む。冗長ワード線及び冗長相補データ線は、対応する冗長アドレス切り換え回路に結合され、ダイナミック型RAMの不良アドレスに選択的に割り当てられるとともに、対応する不良アドレスが指定されると

メモリアレイMARYを構成するワード線は、 ロウアドレスデコーダRADに結合され、択一的 に選択状態とされる。

ロウアドレスデコーダRADには、ロウアドレスパッファRABから i + 1 ピットの相補内部アドレス信号 a × 0 ~ a × i (ここで、例えば非反転内部アドレス信号 a × 0 と反転内部アドレス信号 a × 0 をあわせて相補内部アドレス信号 a × 0 のように表す。以下同じ)が供給され、タイミング発生回路TGから、タイミング信号 a × が供給される。

ロウアドレスデコーダRADは、上記タイミン

部湖子D0~D31を介して入出力される32ビットのデータに上記7ピットのECCチェックピットを付加し、またその正常性を確認する。一方、ECC回路は、上記ECC制御信号ECMがロウレベルとされるとき、選択的に無効とされる。このとき、ECC回路は、その機能が停止される。32ビットのデータは、ECC回路によるチェックとび修正を受けることなく入出力される。また、メモリアレイMARYのチェックビット格納用のメモリアリアには、特に制限されないが、外部協子D32~D38を介して、7ピットのデータを入出力することができる。

and the second of the second o

第2図において、メモリアレイMARYは、同 図の垂直方向に平行して配置されるm+1本のワード線と、水平方向に平行して配置される39× (n+1)組の相補データ線及びこれらのワード線と相補データ線の交点に格子状に配置される3 9×(m+1)×(n+1)個のダイナミック型 メモリセルとを含む。特に制限されないが、メモリアレイMARYは、さらに複数の冗長ワード線

グ信号 o x がハイレベルとされることで、選択的に動作状態とされる。この動作状態において、ロウアドレスデコーダ R A D は、上記相補内部アドレス信号 a x 0 ~ a x 1 をデコードし、メモリアレイ M A R Y の対応するワード線を択一的にハイレベルの選択状態とする。

ロウアドレスパッファRABは、外部端子A0~Aiを介して時分割的に供給されるXアドレス信号AX0~AXiを、タイミング発生回路TGから供給されるタイミング信号 earに従って取り込み、保持する。また、これらのXアドレス信号AX0~AXiをもとに、上記相補内部アドレス信号=x0~=xiを形成し、ロウアドレスデコーダRADに供給する。

メモリアレイMARYを構成する相接データ線は、モの一方において、センスアンプSAの対応する単位増幅回路に結合され、モの他方において、カラムスイッチCSWの対応するスイッチMOSFET対に結合される。

センスアンプSAは、メモリアレイMARYの

各相補データ線に対応して設けられる39×(n+1)個の単位増幅回路を含む。これらの単位増 幅回路には、タイミング発生回路TCからタイミング信号もpaが共通に供給される。

センスアンプ S A の各単位増福回路は、上記タイミング信号 p p a がハイレベルとされることで、選択的に動作状態とされる。この動作状態において、センスアンプ S A の各単位増幅回路は、メモリアレイM A R Y の選択されたワード線に結合される3 9 × (n+1) 個のメモリセルから対応する相撲データ線を介して出力される微小説み出し信号を増幅し、ハイレベル又はロウレベルの2値読み出し信号とする。

カラムスイッチ C S W は、メモリアレイ M A R Y の各相補データ線に対応して設けられる 3 9 × (n+1) 組のスイッチ M O S F E T 対を含む。これらのスイッチ M O S F E T 対の一方は、メモリアレイ M A R Y の対応する相補データ線にそれぞれ結合され、その他方は、相補共通データ線 C D 0 ~ C D 3 8 (ここで、例えば非反転信号線 C

D 0 と反転信号線 C D 0 をあわせて相補共通データ線 C D 0 のように表す。以下同じ)に 3 9 組おきにそれぞれ共通結合される。カラムスイッチ C S W を構成するスイッチ M O S F E T 対のゲートは、頃に 3 9 組ずつ共通結合され、カラムアドレスデコーグ C A D から対応するデータ線選択信号 Y 0 ~ Y n がそれぞれ供給される。

データ線選択信号Y 0 ~Y n が択一的にハイレベルとされることで、カラムスイッチ C S W の対応する 3 9 組のスイッチ M O S F B T 対が一斉にオン状態とされる。これにより、メモリアレイ M A R Y から Y アドレス信号 A Y 0 ~ A Y i によって指定される 3 9 組の相補データ線が選択され、対応する上記相補共通データ線 C D 0 ~ C D 3 8 にそれぞれ 枠続される。

カラムアドレスデコーグ C A D には、カラムアドレスバッファ C A B からし + 1 ピットの相補内部アドレス信号a y 0 ~a y i が供給され、タイミング発生回路 T C からタイミング信号 o y が供給される。

カラムアドレスデコーダCADは、上記タイミング信号φyがハイレベルとされることで、選択的に動作状態とされる。この動作状態において、カラムアドレスデコーダCADは、上記相補内部アドレス信号ay0~ay1をデコードし、対応する上記データ級選択信号Y0~Ynを択一的にハイレベルとする。

カラムアドレスバッファCABは、外部帽子AO~Aiを介して時分割的に供給されるソアドレス信号AYO~AYiを、タイミング発生回路TGから供給されるタイミング信号する。に従って取り込み、保持する。また、これらのソアドレス信号AYO~AYiをもとに、上記相補内部アドレス信号ayO~ayiを形成し、カラムアドレスデコーダCADに供給する。

メモリアレイMARYの指定された39組の相 補データ線が選択的に接続される相補共通データ 線CD0~CD38は、ライトアンプWAの対応 する単位回路の出力編子にそれぞれ結合されると ともに、リードアンプRAの対応する単位回路の 入力婦子にそれぞれ結合される。

ライトアンプWAは、上記相補共通データ線C DO~CD38に対応して設けられる39個の単 位回路を含む。これらの単位回路のうち、第1~ 第32の単位回路の入力娘子には、データ入力バ ッファDIBlから、対応する内部入力データは 10~di31がそれぞれ供給される。また、第 33~第39の単位回路には、ECC回路から、 対応する書き込みチェックピットcw0~cw6 がそれぞれ供給される。ライトアンプWAの39 個の単位回路には、タイミング発生回路TGから、 タイミング信号≠wが共通に供給される。ところ で、上記書き込みチェックピットcw0~cw6 ば、ECC制御信号ECMがハイレベルとされB CC回路が育効とされるとき、上記内部入力デー 夕di0~di31に従って形成される。また、 BCC関連信号BCMがロウレベルとされECC 回路が無効とされるとき、外部・4子D32~D3 8からデータ入力パッファDIB2を介して供給 される内部入力データはi32~はi38がその

特開平1-223700(5)

まま伝達される。

ライトアンプWAの各単位回路は、上記タイミング信号をWがハイレベルとされることで、選択的に動作状態とされる。この動作状態において、ライトアンプWAの各単位回路は、対応する上記内部入力データは10~は131又は書き込みチェックピットにW0~にW6を相補書き込み信号とし、対応する相補共通データ線CD0~CD38に伝達する。

データ入力バッファDIB1は、データ入出力トスクスパッファDIB1は、データ入出り入出ったのではいる32とに、上記のでは、アータは10~は131として、上記の内部入力データは10~は131とは、特にいか、ECC関路に供給すると関係したのでは、データ入力パッファDIB2は、特にいいが、ECC関路が無効とされるというのでは、データ、BCC関係があるというのでは、アータの人力データ(第2の人力データ)というのののののののののののでは、アータは132~は138として、E

CC回路に供給する.

一方、リードアンプRAは、上記相補共通データ線CD0~CD38に対応して扱けられる39個の単位国路を含む。これらの単位国路の出力信号は、級み出しデータはr0~はr31及び級み出しチェックビットcr0~cr6として、ECC回路に供給される。リードアンプRAの各単位国路には、タイミング発生回路TCからタイミンプ信号もrが共通に供給される。

リードアンプRAの各単位回路は、上記タイモング信号をよがハイレベルとされることで、選択的に動作状態とされる。この動作状態において、リードアンプRAの各単位回路は、メモリアレイMARYの選択されたメモリセルから対応する相議共通データはCDO~CD38を介して伝達される2値読み出し信号をさらに増幅し、上記読み出しデータはより~はよる。

BCC回路には、特に制限されないが、上記データ入力バッファDIBI及びDIB2から内部

人力データdi0~di31及びdi32~di38が供給され、また上記リードアンプRAから 内部読み出しデータdr0~dr31及び読み出 しチェックピットcr0~cr6が供給される。 ECC回路には、さらに外部端子ECMを介して、 ECC関御信号ECMが供給される。

うに、その誤りを訂正し、内部出力データdoooのでdooolと、内部出力データH力バッファ DOB1に伝達する。読み出しデータに2ピットの誤りが検出されると、ECC回路は、その誤りを検出はするが、訂正はできない。読み出しデータに1ピットの誤りが検出された場合、PCC回路は、ハイレベルの内部誤り検出信号のはが、内部誤り検出信号のはがインベルとされるとき、タイミング発生回路では、レベルとされるとき、タイミング発生回路では、ロウレベルの誤り検出信号 EDをメモリ制御ユニットに送出する。

一方、ECC回路は、上記ECC制御信号 ECMがロウレベルとされるとき、選択的に無効とされる。このとき、リードアンプRAから供給される内部読み出しデータdr0~dr31及び扱み出しチェックピットcr0~cr6は、そのまま内部出力データdo0~do31及びdo32~do38として、データ出力パッファDOB1及びDOB2に伝達される。ところで、ECC回路

# 特間平1-223700(6)

が無効とされるとき、ダイナミック型RAMは、 外部端子D32~D38からデータ人力パッファ D1B2を介して供給される内部人力データ di 32~d138を、メモリアレイMARYのチェ ックヒット格納用のメモリエリアに書き込む機能 を持つ。このとき、上記内部人力データ dl32 ~di38は、書き込みチェックピットでw0~ にw6として、BCC回路からライトアンプWA 及びメモリアレイMARYに伝達される。

BCC回路の具体的な構成と動作については、 後で詳細に説明する。

データ出力バッファDOB1には、上記ECC回路から内部出力データd。0~d。31が供給される。また、データ出力バッファDOB2には、上記ECC回路から内部出力データd。32~d。38が供給される。データ出力バッファDOB1及びDOB2には、タイミング発生回路TGからタイミング信号φ。eが供給される。

データ出力パッファ D O B l は、ダイナミック 型R A M が読み出しモードとされるとき、上記タ

イミング信号中ののがハイレベルとされることで、 選択的に動作状態とされる。この動作状態におい て、データ出力パッファDOB1は、上記内部出 カデータdo0~do31に従った出力信号を形 成し、データ入出力端子D0~D31を介してメ モリ制御ユニットに送出する。同様に、データ出 カバッファDOB2は、ダイナミック型RAMが 読み出しモードとされかつ上記8CC制御信号E CMがロウレベルとされるとき、選択的に動作状 感とされる。この動作状態において、データ出力 バッファDOB2は、上記内部出力データdo3 2~ d o 3 8 に従った出力信号を形成し、データ 入出力端子D32~D38を介してメモリ制御ユ ニットに送出する。タイミング信号φοαがロウ レベルとされるとき、データ出力パッファDOB 1及びDOB2の出力はハイインピーダンス状態 とされる。

タイミング発生回路TGは、関示されないメモリ制御ユニットから供給されるロウアドレスストローブ信号RAS、カラムアドレスストローブ信

号でAS及びライトイネーブル信号WEをもとに、上記各種のタイミング信号を形成し、各回路に供給する。また、前述のように、ECC回路からハイレベルの内部誤り検出信号edが供給されるとき、ロウレベルの誤り検出信号EDをメモリ制御ユニットに送出する。

第1図には、第2図のダイナミック型RAMの ECC回路の一実施例のブロック図が示されている。同図により、この実施例のダイナミック型RAMのECC回路の具体的なブロック構成と、動作の概要を説明する。

第1図において、ECC回路は、特に制限されないが、書き込みモードにおいて有効とされるチェックピット生成回路CG1及びデータ選択回路SEL1と、読み出しモードにおいて有効とされるチェックピット生成回路CG2、シンドローム生成回路SG、データ訂正回路DC及びデータ選択回路SEL2、SEL3とを含む。

チェックビット生成回路CG1は、上記データ 入力バッファDIB1から供給される内部入力デ ータは i 0~は i 3 1を所定の組み合わせで受ける 7 個の排他的論理和国路を含む。これらの排他的論理和国路の出力信号は、それぞれチェックピット c a 0~ c a 6 として、データ選択国路S B L 1 の一方の入力端子に供給される。前述のように、この実施例の B C C 回路は単一級り訂正・二 重級り検出方式とされ、チェックピット c a 0~ c a 6 は、これにみあった所定のアルゴリズムに従ってそれぞれ形成される。

データ選択回路SEL1の他方の入力端子には、データ入力パッファDIB2から内部入力データはi32~di38が供給される。また、データ選択回路SEL1には、選択制御信号として、上記ECC制御信号ECMが供給される。

データ選択回路SBL1は、BCC制御信号ECMがハイレベルとされBCC回路が育効とされるとき、上記チェックピット生成回路CG1から出力されるチェックピットca0~ca6を選択し、書き込みチェックピットcw0~cw6とする。これにより、内部入力データは10~は13

1に対応して形成されるチェックピットca0~ ca6が、ライトアンプWAに伝達され、メモリ アレイMARYの指定されたアドレスの第2のメ モリエリアに自動的に書き込まれる。このとき、 メモリアレイMARYの指定されたアドレスの傷 1のメモリエリアには、内部入力データは10~ d i 3 L が同時に書き込まれる。一方、ECC制 御信号ECMがロウレベルとされECC回路が無 効とされるとき、データ選択回路SEL1は、デ - 夕入力バッファDIB2から供給される内部入 カデータ d i 3 2 ~ d i 3 8 を選択し、書き込み チェックピットcw0~cw6とする。これによ り、外部端子D32~D38からデータ入力バッ ファDIB2を介して供給される任意の内部入力 データ di32~di38が、ライトアンプWA に伝達され、メモリアレイMARYの指定された アドレスの第2のメモリエリアに強制的に書き込 まれる。このとき、指定されたアドレスの第1の メモリエリアには、内部人力データはi0~di 3 1 が同時に書き込まれる。

定のアルゴリズムに従って形成する。これらのシ ンドローム s 0 ~ s 6 は、データ訂正回路DCに 供給される。

データ訂正回路DCには、さらにリードアンプ R A から、内部読み出しデータd r 0 ~ d r 3 1 が供給される。

データ訂正回路 D C は、ダイナミック型 R A M が読み出し動作モードとされるとき、選択的に動 作状態とされる。この動作状態において、データ 訂正回路DCは、上記シンドローム s 0 ~ s 6を もとに、上記内部読み出しデータは「0~4」3 1及び読み出しチェックピットcr0~cr6の 正常性を所定のアルゴリズムに従って判定する。 その結果、内部読み出しデータは「0~は「3」 に誤りが検出されるとこれを修正し、内部データ dc0~dc31を形成する。これらの内部デー タdc0~dc31は、データ資根同路SEL3 の一方の入力端子に供給される。

データ選択国路SEL2には、さらに選択制御 信号として、上記ECC制節信号ECMが供給さ

一方、チェックピット生成回路CG2は、リー ドアンプRAから供給される内部読み出しデータ dr0~dr3lを所定の組み合わせで受ける1 個の排他的論理和回路を含む。これらの排他的論 理和回路の出力信号は、それぞれチェックピット c b 0 ~ c b 6 として、シンドローム生成回路 S Cに供給される。チェックピットcb0~cb6 は、上記チェックピットca0~ca6と同様な アルゴリズムに従ってそれぞれ形成される。

シンドローム生成回路SGには、さらにリード アンプRAから、上記読み出しチェックピットc r0~cr6が供給される。これらの読み出しチ ェックピットcr0~cr6は、データ選択回路 SEL2にも供給される。

シンドローム生成回路SGは、ダイナミック型 RAMが読み出しモードとされるとき、選択的に 動作状態とされる。この動作状態において、シン ドローム生成回路SGは、上記チェックビットと b 0~c b 6 及び読み出しチェックピットcr 0 ~cc6をもとに、シンドロームs0~s6を所

データ選択回路SEL2は、上記ECC制御信 号ECMがハイレベルとされECC回路が有効と されるとき、その出力をハイインピーダンス状態 とする。また、上記BCC制御信号BCMがロウ レベルとされECC回路が無効とされるとき、リ ードアンプRAから供給される洗み出しチェック ピットcr0~cr6をそのまま内部出力データ do32~do38として、データ入力パッファ DIB 2 に伝達する。これらの内部出力データ d 32~do38は、外部端子D32~D38を 介してメモリ制御ユニットに送出される。

データ選択回路SEL3の他方の入力端子には、 上記内部読み出しデータdr0~dr31が供給 される。また、さらに選択制御信号として、上記 ECC制御信号ECMが供給される。

データ選択回路SEL3は、ECC制御信号E CMがハイレベルとされECC団路が有効とされ るとき、上記データ訂正回路DCから出力される 内部データdc0~dc3lを選択し、内部出力 データd 00~d 031とする。これにより、メ モリアレイMARYの指定されたアドレスから旅 み出されECC回路によって修正された内部読み 出しデータは10~dr31が、データ出力バッ ファDOB1に伝達され、外部過子D0~D31 を介してメモリ制御ユニットに送出される。この とき、外部嫡子D32~D38は、ハイインピー ダンス状態とされる。一方、ECC制御信号EC MがロウレベルとされECC回路が無効とされる とき、データ選択回路SEL3は、リードアンプ RAから供給される内部流み出しデータdr0~ dr31を選択し、内部出力データdo0~do 3 1 とする。これにより、メモリアレイMARY の指定されたアドレスから読み出された内部読み 出しデータdr0~dr3lは、ECC回路によ るチェック及び修正を受けることなく、そのまま データ出力バッファDOBLに伝達され、外部端 子D0~D31を介してメモリ制御ユニットに送 出される。このとき、前述のように、メモリアレ イMARYの指定されたアドレスから読み出され

た読み出しチェックピット c r 0 ~ c r 6 が、データ選択回路 S E L 2 から、内部出力データ d o 3 2 ~ d o 3 8 として、データ出力パッファ D O B 2 に伝達され、外部過子 D 3 2 ~ D 3 8 を介してメモリ制御ユニットに送出される。

hand the second of the second

以上のように、この皮施例のダイナミック型RAMには、ECC制御信号ECMに従って選択的に有効又は無効とされるECC回路を内蔵する。この実施例において、メモリ制御ユニットを成成った。はいるでは、これらの書き込みデータに対してイビットをはない。メモリアドレスには、32ビットが行知される。メモリア・クロイ MARYの上記第2のメモリエリアには、このとき、メモリアレイMARYの上記第2のメモリエリアには、ステェット及び修正を受ける。このとき、メモリアレイMARYの上記第2のメモリエリアに

は、書き込みデータに対応して形成されるBCC チェックピットが格納される。一方、上記ECC 制御信号ECMがロウレベルとされECC回路が 無効とされるとき、記憶データはBCC回路によ るチェック及び修正を受けることなくそのまま入 出力される。このとき、メモリアレイMARYの 指定されたアドレスの上記第2のメモリエリアに 対して、外部城子D32~D38を介して供給さ れる7ピットの記憶データを書き込み・読み出す ことができる。これにより、この実施例のダイナ ミック型RAMは、所定の製造工程において行わ れる規能試験を的確に実施できる。また、メモリ アレイMARYのチェックピット格納用メモリエ リアすなわち上記第2のメモリエリアを任意にア クセスできるため、故障診断処理を効率的に行う ことができるとともに、このようなダイナミック 型RAMを含むシステムの柔軟性を高めることが できるものである。

ところで、この実施例のダイナミック型RAM のメモリアレイMARYには、複数の冗長ワード

線及び冗長相補データ線を含む冗長回路が設けら れる。これらの冗長回路は、上記BCC回路を有 効又は無効とした時の機能試験結果に従って、選 ・択的に不良アドレスに割り当てられる。すなわち、 上記機能試験によって検出される不良アドレスは、 障害の程度によって一つのアドレスに限定され、 あるいは行又は列方向に複数のアドレスに分布す る。この実施例のダイナミック型RAMでは、特 に制限されないが、まずECC回路を有効として 1ピット誤りを修正できる状態で機能試験を実施 し、ここで検出される比較的度大な障害に対して、 上記冗長函路を優先的に割り当てる。ダイナミッ ク型RAMに比較的重大な障害が検出されない場 · 合、次にECC回路を無効として1ピット誤りを 修正できない状態で機能試験を実施し、ここで検 出される1ビット単位の障害に対して、上記冗長 回路を割り当てる。これにより、その品質をラン ク付けすることを条件に、ダイナミック型RAM の歩智りを高めることができる。

以上の本実施例に示されるように、この発明を

BCC回路を内蔵するダイナミック型RAM等の 半導体記憶装置に適用した場合、次のような効果 が得られる。すなわち、

(1) 半導体記憶装液に内蔵されるECC回路を、所定の制御信号に従って選択的に有効又は無効とすることで、所定の製造工程において行われる半導体記憶装置の機能試験を的職に実施し、ECC回路を内蔵する半導体記憶装置の信頼性を向上できるという効果が得られる。

(2)上記(1)項において、ECC回路を有効又は無効とした状態で半導体記憶装置の機能試験を実施し、ECC回路を有効とした状態で検出される比較的 進大な障害に対して冗長回路を優先的に割り当てることで、ECC回路を内蔵する半導体記憶装置の歩留りをさらに高めることができるという効果が得られる。

(3)上記(1)頃において、ECC回路が無効とされる とき、ECCチェックピットが格納されるメモリ エリアを任意にアクセスできるようにすることで、 効率的な故障診断処理を実施できるという効果が

形で符号化処理を行うとCC方式を深る場合、内のはの大力データは10~は131は、対応してンプルのは、対応してンプルのは、対応して、ライトアロの路を介して、ライトアロの路を介して、ライトアロの路を介して、第2ともなることがでは、はいっては成立のはよいがでは、がいることが、はいっては、からに、第1図に示されるといってはいいので、第1図に示されるといってはいいので、第1図に示されるもとのであっている。されるので、第1図に示されるもとのであっている。されるので、第1図に示されるもとのであっている。されるのでは、であっている。では、1000には、100

以上の説明では主として本発明者によってなされた発明をその背景となった利用分野であるダイナミック型RAMに適用する場合について説明したが、これに限定されるものではなく、例えば、スタティック型RAMやその伯の半導体記憶装置にも適用できる。本発明は、少なくともBCC回路を内蔵する半導体記憶装置及びこのような半導

切られる.

(4) 上記(川頃及び(川頃により、半導体記憶装置にE C C 回路が必要とされないとき、E C C チェック ビットが格納されるメモリエリアを有効に利用す ることができ、E C C 回路を内蔵する半導体記憶 装置を含むシステムの渙軟性を高めることができ るという効果が得られる。

体記憶装置を含むディジタル装置に広く適用できるものである。

#### (発明の効果)

### 4. 図面の簡単な説明

第1図は、この発明が適用されたダイナミック型RAMのECC回路の一実施例を示すプロック図、

第2図は、第1図のBCC回路を含むダイナミック型RAMの一実施側を示すプロック図である。
ECC・・・ECC回路、CG1. CG2・・・チェックピット生成回路、SG・・・シンドローム生成回路、DC・・・データ訂正回路、SEL1~SEL3・・・データ選択回路。

MARY・・・メモリアレイ、SA・・・センスアンプ、CSW・・・カラムスイッチ、RAD・・・カラムスイッチ、RAD・・・カラムアドレスデコーダ、CAD・・・カラムアドレスデコーダ、RAB・・・ロウアドレスバッファ、WA・・・ライトアンプ、RA・・・リードアンプ、DIB1. DIB2・・・データ入力バッファ、DOB1. DOB2・・・データ山力バッフ

ァ、TG・・・タイミング発生回路。

代理人弁理士 徳若 光政



